IC設計工具很多，其中按市場所占份額排行為Cadence、Mentor Graphics和Synopsys。
1)設計輸入工具：
像Cadence的composer，viewlogic的viewdraw，硬件描述語言VHDL、Verilog HDL是主要設計語言，許多設計輸入工具都支持HDL。另外像Active—HDL和其它的設計輸入方法，包括原理和狀態機輸入方法，設計 FPGA/CPLD的工具大都可作為IC設計的輸入手段，如Xilinx、Altera等公司提供的開發工具，Modelsim FPGA等。
2)設計仿真工作：
EDA工具的一個最大好處是可以驗證設計是否正確，幾乎每個公司的EDA 產品都有仿真工具。Verilog—XL、NC—verilog用于Verilog仿真，Leapfrog 用于VHDL仿真，Analog Artist用于模擬電路仿真。Viewlogic的仿真器有：viewsim門級電路仿真器，speedwaveVHDL仿真器，VCS— verilog仿真器。Mentor Graphics有其子公司Model Tech 出品的VHDL和Verilog雙仿真器：Model Sim。Cadence、Synopsys用的是VSS(VHDL仿真器)。現在的趨勢是各大EDA公司都逐漸用HDL仿真器作為電路驗證的工具。
3)綜合工具：
綜合工具可以把HDL變成門級網表。這方面Synopsys工具占有較大的優勢，它的Design Compile是綜合的工業標準，它還有另外一個產品叫Behavior Compiler，可以提供更高級的綜合。此外，美國還出了一家軟件叫Ambit，比Synopsys的軟件更有效，可以綜合50萬門的電路，速度 更快。不過Ambit已被Cadence公司收購，為此Cadence放棄了它原來的綜合軟件Synergy。
隨著FPGA設計的規模越來越大，各EDA 公司又陸續開發了用于FPGA設計的綜合軟件，比較有名的有：Synopsys的FPGA Express，Cadence的Synplity，Mentor的Leonardo，這三家的FPGA綜合軟件占了市場的絕大部分。
4)布局和布線：
在 IC設計的布局布線工具中，Cadence軟件是比較強的，它有很多產品，用于標準單元、門陣列已可實現交互布線。最有名的是Cadence spectra，它原來是用于PCB布線的，后來Cadence把它用來作IC的布線。
其主要工具有：Cell3，Silicon Ensemble—標準單元布線器;Gate Ensemble—門陣列布線器;Design Planner—布局工具。其它各EDA軟件開發公司也提供各自的布局布線工具。
5)物理驗證工具：
物理驗證工具包括版圖設計工具、版圖驗證工具、版圖提取工具等等。這方面Cadence也是很強的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。
6)模擬電路仿真器：
前面講的仿真器主要是針對數字電路的，對于模擬電路的仿真工具，普遍使用SPICE，這是唯一的選擇。只不過是選擇不同公司的 SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE現在被Avanti公司收購了。在眾多的SPICE中，最好最準的當數HSPICE，作為IC設計，它的模型最 多，仿真的精度也最高。
最后，提醒每一個it愛好者：如果你想要在短時間內快速入門，順利掌握一門技術，建議還是認真學習視頻。多練習，多動手。
本文由培訓無憂網達內教育課程顧問老師整理發布，更多課程信息可關注嵌入式開發培訓或添加老師微信：15033336050
注：尊重原創文章,轉載請注明出處和鏈接 http://m.hebeijilong.cn/news-id-5469.html 違者必究！部分文章來源于網絡由培訓無憂網編輯部人員整理發布,內容真實性請自行核實或聯系我們，了解更多相關資訊請關注嵌入式開發頻道查看更多，了解相關專業課程信息您可在線咨詢也可免費申請試課。關注官方微信了解更多：150 3333 6050
